Klaus Wüst Mikroprozessortechnik Aus dem Programm Elektronik Sensorschaltungen von P. Baumann Elektroniksimulation mit PSPICE von B. Beetz Elemente der angewandten Elektronik von E. Böhmer, D. Ehrhardt und W. Oberschelp Elemente der Elektronik –Repetitorium und Prüfungstrainer von E. Böhmer Digitaltechnik von K. Fricke Bussysteme in der Automatisierungs- und Prozesstechnik herausgegeben von G. Schnell und B. Wiedemann Grundkurs Leistungselektronik von J. Specovius Elektronik von D. Zastrow www.viewegteubner.de Klaus Wüst Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern 4., aktualisierte und erweiterte Auflage Mit195 Abbildungen und 44 Tabellen STUDIUM Bibliografische Information der Deutschen Nationalbibliothek Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie; detaillierte bibliografische Daten sind im Internet über <http://dnb.d-nb.de> abrufbar. Das in diesem Werk enthaltene Programm-Material ist mit keiner Verpflichtung oder Garantie irgend - einer Art verbunden. Der Autor übernimmt infolgedessen keine Verantwortung und wird keine daraus folgende oder sonstige Haftung übernehmen, die auf irgendeine Art aus der Benutzung dieses Programm-Materials oder Teilen davon entsteht. Höchste inhaltliche und technische Qualität unserer Produkte ist unser Ziel. Bei der Produktion und Auslieferung unserer Bücher wollen wir die Umwelt schonen: Dieses Buch ist auf säuref reiem und chlorfrei gebleichtem Papier gedruckt. Die Einschweißfolie besteht aus Polyäthylen und damit aus organischen Grundstoffen, die weder bei der Herstellung noch bei der Ver brennung Schadstoffe frei- setzen. 1. Auflage 2003 2. Auflage 2006 3. Auflage 2009 4., aktualisierte und erweiterte Auflage 2011 Alle Rechte vorbehalten © Vieweg+Teubner Verlag | Springer Fachmedien Wiesbaden GmbH 2011 Lektorat: Reinard Dapper| Walburga Himmel Vieweg+Teubner Verlag ist eine Marke von Springer Fachmedien. Springer Fachmedien ist Teil der Fachverlagsgruppe Springer Science+Business Media. www.viewegteubner.de Das Werk einschließlich aller seiner Teile ist urheberrechtlich ge schützt. Jede Verwertung außerhalb der engen Grenzen des Ur heber rechts ge set zes ist ohne Zustimmung des Verlags unzuläss ig und strafb ar. Das gilt insb es ondere für Vervielfältigungen, Über setzun gen, Mikro verfil mungen und die Ein speiche rung und Ver ar beitung in elek tro nischen Syste men. Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk berechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme, dass solche Namen im Sinne der Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und daher von jedermann benutzt werden dürften. Umschlaggestaltung: KünkelLopka Medienentwicklung, Heidelberg Druck und buchbinderische Verarbeitung: MercedesDruck, Berlin Gedruckt auf säurefreiem und chlorfrei gebleichtem Papier. Printed in Germany ISBN 978-3-8348-0906-3 V Vorwort Die Mikroprozessortechnik in einem Buch von ca. 250 Seiten – geht das? Kann man einen BereichderTechniksokompaktdarstellen,dersichwieeineSupernovaentwickeltundMonat um Monat Zeitschriften fu¨llt? Dieses Buch kann keine fl¨achendeckende Darstellung der Mikroprozessortechnik sein, viele Themenmu¨ssenausPlatzgru¨ndenausgeklammertodersehrkurzbehandeltwerden.Eskann auchkeinNachschlagewerkseinfu¨rtechnischeDatenvonBausteinen,keineBauanleitungfu¨r Bastler und auch keine Kaufberatung fu¨r die Anschaffung von Computern. All dies wu¨rde zu viel Raum einnehmen und, vor allem, zu schnell veralten. Auch zugeh¨orige Themen, die eigeneFachgebietedarstellenwiez.B.DigitaltechnikoderAssemblerprogrammierung,werden allenfalls gestreift. Das Buch behandelt nach einer Einfu¨hrung zun¨achst einige Grundlagen, wie die Darstellung von Informationen, die Halbleitertechnik und den Aufbau von Speicherbausteinen. Es folgen zentrale Themen der Mikroprozessortechnik wie Bussysteme, der Aufbau von Prozessoren, InterrupttechnikundDMA.AndreiBeispielarchitekturenwerdendieGemeinsamkeitenund die Unterschiede herausgestellt. Danach werden die etwas komplexeren Themen Speicher- verwaltung, RISC-Technologie, Energieeffizienz und SIMD behandelt. Den Abschluss bilden ein großes Kapitel u¨ber Mikrocontroller und eine sehr kompakte Darstellung der digitalen Signalprozessoren. Um die Lernkontrolle zu erleichtern, gibt es zu jedem Kapitel Aufgaben und Testfragen und am Ende des Buches natu¨rlich die L¨osungen. Das Buch wendet sich an Studenten und Praktiker der Informatik, Elektrotechnik, Physik undalleranderenIngenieursdisziplinenaberauchanSchu¨lerundUmschu¨ler.Essollvorallem diejenigenansprechen,diebeibegrenzterZeiteinenleichtenEinstiegindasThemaundeinen U¨berblick daru¨ber suchen. Deshalb kann es auch mit geringen Vorkenntnissen gelesen und verstanden werden. Wir haben versucht, die wesentlichen Begriffe der Mikroprozessortechnik herauszuarbeiten. Dabeiwarunsgrunds¨atzlichdasVerst¨andniswichtigeralsdieDetailfu¨lle.DasBuchzeigtviele ProblemeundL¨osungsans¨atze,QuerverbindungenundParallelenauf,dennjedesVerst¨andnis f¨ordertdenLesenutzenunddieBehaltensleistung.Eserkl¨artgeradedieIdeenundVerfahren, die nicht der typischen Kurzlebigkeit der Computerwelt unterworfen sind – Inhalte von blei- bendem Wert. Trotzdem wird der Bezug zum aktuellen Stand der Technik hergestellt, alle wichtigen Themen sind mit Fallstudien an modernen Bausteinen konkretisiert. Dabei wird auch deutlich, mit welch großer Phantasie heute die Mikroprozessortechnik weiterentwickelt wird. SomagdasBuchzueinemgutenStartinderMikroprozessortechnikverhelfenund,sohoffen wir, die Neugier auf dieses faszinierende Gebiet wecken. Ich danke dem Herausgeber, Herrn Prof. Dr. O. Mildenberger, fu¨r die immerw¨ahrende Un- terstu¨tzung und gute Zusammenarbeit. Meiner Frau Gisa danke ich fu¨r ihre Hilfe bei den Korrekturen und meiner ganzen Familie fu¨r ihre Geduld w¨ahrend der vielen Monate, in de- nen ich an dem Buch gearbeitet habe. Gießen im April 2003 Klaus Wu¨st VI Vorwort zur 4. Auflage Ichfreuemichnunmehrdie4.AuflagedesBuchesvorlegenzuk¨onnen.DasMoorescheGesetz giltheute,nach45Jahren,nochimmerundbeflu¨geltdieFortschrittederMikroprozessortech- nik.DerARMCortex-M3wurdesehrerfolgreichaufdemMarktetabliertundwurdedeshalb auch in die 4. Auflage aufgenommen. Die Darstellung des MSP430 von Texas Instruments erh¨alt mehr Raum, nun wird auch seine Peripherie beschrieben und auch einige Codeab- schnitte dazu angegeben. Ebenfalls neu ist ein kleiner Abschnitt u¨ber die Software-Struktur ineingebettetenSystemen.AuchdiesmalmusstenvieletechnischeAngabenaktualisiertwer- den.IchbedankemichbeidenLesernfu¨rzahlreicheAnregungenundHinweiseundbeiHerrn Dapper,FrauBroßlerundFrauRoßvomVerlagVieweg+Teubnerfu¨rdiewiederumsehrgute Zusammenarbeit. Gießen im September 2010 Klaus Wu¨st Email-Adresse des Autors: [email protected] Homepage zum Buch: http://homepages.fh-giessen.de/Klaus.Wuest/mptbuch.html Hinweis: Pentium,ItaniumundCoresindeingetrageneWarenzeichenderFa.IntelCorporation,Ath- lonisteineingetragenesWarenzeichenderFa.AdvancedMicroDevices,FRAMisteineingetragenes WarenzeichenderFa.Ramtron. Inhaltsverzeichnis 1 Einfu¨hrung 1 1.1 Geschichtliche Entwicklung der Mikroprozessortechnik . . . . . . . . . . . . . 1 1.2 Stand und Entwicklungstempo der Mikroprozessortechnik . . . . . . . . . . . 3 1.3 Grundbestandteile eines Mikrorechnersystems . . . . . . . . . . . . . . . . . . 4 1.4 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2 Informationseinheiten und Informationsdarstellung 7 2.1 Bits, Tetraden, Bytes und Worte . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.2 Die Interpretation von Bitmustern . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3 Zahlensysteme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.4 Die bin¨are Darstellung von Zahlen . . . . . . . . . . . . . . . . . . . . . . . . 10 2.4.1 Vorzeichenlose ganze Zahlen . . . . . . . . . . . . . . . . . . . . . . . . 11 2.4.2 Vorzeichenbehaftete ganze Zahlen (Zweierkomplement-Darstellung) . . 11 2.4.3 Festkommazahlen. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.4.4 Gleitkommazahlen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 3 Halbleiterbauelemente 19 3.1 Diskrete Halbleiterbauelemente . . . . . . . . . . . . . . . . . . . . . . . . . . 19 3.1.1 Dotierte Halbleiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 3.1.2 Feldeffekttransistoren . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 3.2 Integrierte Schaltkreise (Integrated Circuits). . . . . . . . . . . . . . . . . . . 21 3.2.1 Allgemeines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.2.2 Schaltkreisfamilien . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.2.3 TTL-Bausteine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 3.2.4 CMOS-Bausteine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 3.2.5 Weitere Schaltkreisfamilien . . . . . . . . . . . . . . . . . . . . . . . . 27 3.2.6 Logische Verknu¨pfungen und Logische Schaltglieder . . . . . . . . . . 27 3.3 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 4 Speicherbausteine 31 4.1 Allgemeine Eigenschaften . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.2 Read Only Memory (ROM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2.1 Masken-ROM (MROM) . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2.2 Programmable ROM (PROM) . . . . . . . . . . . . . . . . . . . . . . 35 4.2.3 Erasable PROM (EPROM) . . . . . . . . . . . . . . . . . . . . . . . . 36 VIII Inhaltsverzeichnis 4.2.4 EEPROM und Flash-Speicher. . . . . . . . . . . . . . . . . . . . . . . 37 4.3 Random Access Memory (RAM) . . . . . . . . . . . . . . . . . . . . . . . . . 38 4.3.1 Statisches RAM (SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . 38 4.3.2 Dynamisches RAM (DRAM) . . . . . . . . . . . . . . . . . . . . . . . 40 4.4 Magnetoresistives RAM und Ferroelektrisches RAM . . . . . . . . . . . . . . 52 4.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 5 Ein- und Ausgabe 56 5.1 Allgemeines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 5.2 Eingabeschaltung, Ausgabeschaltung . . . . . . . . . . . . . . . . . . . . . . . 56 5.3 Ein-/Ausgabe-Steuerung von Bausteinen und Ger¨aten . . . . . . . . . . . . . 58 5.3.1 Aufbau von Bausteinen und Ger¨aten mit Ein-/Ausgabe-Steuerung . . 58 5.3.2 Fallbeispiel: Der programmierbare Ein-/Ausgabebaustein 8255 . . . . 59 5.4 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 6 Systembus und Adressverwaltung 62 6.1 Busaufbau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 6.1.1 Warum ein Bus? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 6.1.2 Open-Drain-Ausg¨ange . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 6.1.3 Tristate-Ausg¨ange . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 6.1.4 Bustreiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 6.1.5 Synchrone und asynchrone Busse . . . . . . . . . . . . . . . . . . . . . 67 6.1.6 Busdesign . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 6.1.7 Busvergabe bei mehreren Busmastern . . . . . . . . . . . . . . . . . . 69 6.2 Busanschluss und Adressverwaltung . . . . . . . . . . . . . . . . . . . . . . . 70 6.2.1 Allgemeines zu Adressen und ihrer Dekodierung . . . . . . . . . . . . 70 6.2.2 Adressdekodierung von Ein-/Ausgabebausteinen . . . . . . . . . . . . 71 6.2.3 Adressdekodierung von Speicherbausteinen . . . . . . . . . . . . . . . 76 6.2.4 Big-Endian- und Little-Endian-Byteordnung . . . . . . . . . . . . . . 80 6.3 Chips¨atze moderner PCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 6.4 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 7 Einfache Mikroprozessoren 87 7.1 Die Ausfu¨hrung des Maschinencodes . . . . . . . . . . . . . . . . . . . . . . . 87 7.2 Interner Aufbau eines Mikroprozessors . . . . . . . . . . . . . . . . . . . . . . 89 7.2.1 Registersatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 7.2.2 Steuerwerk . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 7.2.3 Operationswerk (Rechenwerk). . . . . . . . . . . . . . . . . . . . . . . 93 7.2.4 Adresswerk und Adressierungsarten . . . . . . . . . . . . . . . . . . . 95 7.2.5 Systembus-Schnittstelle . . . . . . . . . . . . . . . . . . . . . . . . . . 99 7.3 CISC-Architektur und Mikroprogrammierung . . . . . . . . . . . . . . . . . . 100 7.4 RISC-Architektur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 7.5 Programmierung von Mikroprozessoren . . . . . . . . . . . . . . . . . . . . . 103 7.5.1 Maschinenbefehlssatz. . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 7.5.2 Maschinencode und Maschinenprogramme . . . . . . . . . . . . . . . . 105 7.5.3 Assemblersprache und Compiler . . . . . . . . . . . . . . . . . . . . . 106 7.5.4 Hardware-Software-Schnittstelle (Instruction Set Architecture) . . . . 107 Inhaltsverzeichnis IX 7.6 Reset und Boot-Vorgang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 7.7 Erg¨anzung: Hilfsschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 7.7.1 Taktgenerator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 7.7.2 Einschaltverz¨ogerung. . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 7.8 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 8 Besondere Betriebsarten 111 8.1 Interrupts (Unterbrechungen) . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 8.1.1 Das Problem der asynchronen Service-Anforderungen . . . . . . . . . 111 8.1.2 Das Interruptkonzept . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 8.1.3 Interrupt-Behandlungsroutinen . . . . . . . . . . . . . . . . . . . . . . 112 8.1.4 Aufschaltung und Priorisierung von Interrupts . . . . . . . . . . . . . 113 8.1.5 Vektorisierung und Maskierung von Interrupts, Interrupt-Controller . 114 8.2 Ausnahmen (Exceptions) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 8.3 Direct Memory Access (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . 116 8.4 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 9 Beispielarchitekturen 119 9.1 Die CPU08 von Freescale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 9.1.1 U¨bersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 9.1.2 Der Registersatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 9.1.3 Der Adressraum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 9.1.4 Die Adressierungsarten . . . . . . . . . . . . . . . . . . . . . . . . . . 123 9.1.5 Der Befehlssatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 9.1.6 Unterprogramme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 9.1.7 Reset und Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 9.1.8 Codebeispiele . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 9.2 Die MSP430CPU von Texas Instruments. . . . . . . . . . . . . . . . . . . . . 141 9.2.1 U¨bersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 9.2.2 Der Registersatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 9.2.3 Der Adressraum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 9.2.4 Die Adressierungsarten . . . . . . . . . . . . . . . . . . . . . . . . . . 144 9.2.5 Der Befehlssatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 9.2.6 Reset und Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 9.2.7 Unterstu¨tzung fu¨r die ALU: Der Hardware-Multiplizierer . . . . . . . 150 9.2.8 Codebeispiele . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 9.3 Der ARM Cortex-M3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 9.3.1 Historie der ARM- und Cortex-Prozessoren . . . . . . . . . . . . . . . 156 9.3.2 U¨bersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 9.3.3 Der Registersatz des Cortex-M3 . . . . . . . . . . . . . . . . . . . . . 158 9.3.4 Der Adressraum und Adressierungsarten . . . . . . . . . . . . . . . . . 160 9.3.5 Der Befehlssatz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 9.3.6 Reset, Exceptions und Interrupts . . . . . . . . . . . . . . . . . . . . . 165 9.3.7 Schutzmechanismen des Cortex-M3 . . . . . . . . . . . . . . . . . . . . 166 9.3.8 Erstellung von Software . . . . . . . . . . . . . . . . . . . . . . . . . . 167 9.4 Kurzer Vergleich der drei Beispielarchitekturen . . . . . . . . . . . . . . . . . 170 X Inhaltsverzeichnis 9.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 10 Speicherverwaltung 173 10.1 Virtueller Speicher und Paging . . . . . . . . . . . . . . . . . . . . . . . . . . 173 10.2 Speichersegmentierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 10.3 Caching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 10.3.1 Warum Caches? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 10.3.2 Strukturen und Organisationsformen von Caches . . . . . . . . . . . . 183 10.3.3 Ersetzungsstrategien . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 10.3.4 Aktualisierungsstrategien . . . . . . . . . . . . . . . . . . . . . . . . . 187 10.4 Fallstudie: Intel Pentium 4 (IA-32-Architektur) . . . . . . . . . . . . . . . . . 189 10.4.1 Privilegierungsstufen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 10.4.2 Speichersegmentierung, Selektoren und Deskriptoren . . . . . . . . . . 191 10.4.3 Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 10.4.4 Kontrolle von E/A-Zugriffen . . . . . . . . . . . . . . . . . . . . . . . 197 10.4.5 Caches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 10.4.6 Der Aufbau des Maschinencodes . . . . . . . . . . . . . . . . . . . . . 198 10.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201 11 Skalare und superskalare Architekturen 203 11.1 Skalare Architekturen und Befehls-Pipelining . . . . . . . . . . . . . . . . . . 203 11.2 Superskalare Architekturen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209 11.2.1 Mehrfache parallele Hardwareeinheiten . . . . . . . . . . . . . . . . . . 209 11.2.2 Ausfu¨hrung in ge¨anderter Reihenfolge . . . . . . . . . . . . . . . . . . 212 11.2.3 Register-Umbenennung . . . . . . . . . . . . . . . . . . . . . . . . . . 214 11.2.4 Pipeline-L¨ange, spekulative Ausfu¨hrung . . . . . . . . . . . . . . . . . 214 11.2.5 VLIW-Prozessoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 11.2.6 Hyper-Threading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 11.2.7 Prozessoren mit mehreren Kernen . . . . . . . . . . . . . . . . . . . . 218 11.3 Fallbeispiel: Core Architektur der Intel-Prozessoren . . . . . . . . . . . . . . . 222 11.3.1 Der 64-Bit-Registersatz . . . . . . . . . . . . . . . . . . . . . . . . . . 222 11.3.2 Die Entwicklung bis zu Pentium 4 . . . . . . . . . . . . . . . . . . . . 223 11.3.3 Die Mikroarchitektur der Core Prozessoren . . . . . . . . . . . . . . . 227 11.4 Fallbeispiel: IA-64 und Itanium-Prozessor . . . . . . . . . . . . . . . . . . . . 231 11.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235 12 Energieeffizienz von Mikroprozessoren 237 12.1 Was ist Energieeffizienz und warum wird sie gebraucht? . . . . . . . . . . . . 237 12.2 Leistungsaufnahme von integrierten Schaltkreisen . . . . . . . . . . . . . . . . 238 12.2.1 Verminderung der Leistungsaufnahme . . . . . . . . . . . . . . . . . . 241 12.3 Das Advanced Control and Power Interface (ACPI). . . . . . . . . . . . . . . 242 12.4 Praktische Realisierung von energieeffizienten Architekturen und Betriebsarten 243 12.4.1 Mikrocontroller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243 12.4.2 PC-Prozessoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244 12.4.3 Prozessoren fu¨r Subnotebooks . . . . . . . . . . . . . . . . . . . . . . . 247 12.5 Aufgaben und Testfragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248