Universidad Nacional de Rosario Facultad de Ciencias Exactas, Ingeniería y Agrimensura Escuela de Ingeniería Electrónica Departamento de Electrónica ELECTRÓNICA III CONVERSORES D/A Y A/D Federico Miyara 11111111000011110000111111110000 00001111000000000000111111110000 00000000000000001111000011111111 A 0000000011110000000011110000111100001111111111111111000011111111 / 11111111000000000000111111110000 D 00000000111111110000000011110000 11111111000000001111000011111111 00000000111100001111111100001111 11111111111111110000000011111111 Segunda Edición - Año 2004 B09.01 Riobamba 245 bis http://www.fceia.unr.edu.ar/enica3 S2000EKE Rosario TEL 0341 4808543 Argentina FAX 0341 4802654 Código interno de publicación: B09.01 Primera edición: 2000 Segunda edición corregida: 2004 Publicado en Internet Rosario, Argentina Año 2004 http://www.fceia.unr.edu.ar/enica3/da-ad.pdf CONVERSORES D/A y A/D 1. Señales analógicas y digitales 1.1. Señales analógicas Son variables eléctricas que evolucionan en el tiempo en forma análoga a alguna variable física. Estas variables pueden presentarse en la forma de una corriente, una tensión o una carga eléctrica. Varían en forma continua entre un límite inferior y un límite superior. Cuando estos límites coinciden con los límites que admite un determi- nado dispositivo, se dice que la señal está normalizada. La ventaja de trabajar con se- ñales normalizadas es que se aprovecha mejor la relación señal/ruido del dispositivo. 1.2. Señales digitales Son variables eléctricas con dos niveles bien diferenciados que se alternan en el tiempo transmitiendo información según un código previamente acordado. Cada nivel eléctrico representa uno de dos símbolos: 0 ó 1, V o F, etc. Los niveles específicos de- penden del tipo de dispositivos utilizado. Por ejemplo si se emplean componentes de la familia lógica TTL (transistor-transistor-logic) los niveles son 0 V y 5 V, aunque cual- quier valor por debajo de 0,8 V es correctamente interpretado como un 0 y cualquier valor por encima de 2 V es interpretado como un 1 (los niveles de salida están por de- bajo de 0,4 V y por encima de 2,4 V respectivamente). En el caso de la familia CMOS (complementary metal-oxide-semiconductor), los valores dependen de la alimentación. Para alimentación de +5 V, los valores ideales son también 0 V y 5 V, pero se reconoce un 0 hasta 2,25 V y un 1 a partir de 2,75 V. Estos ejemplos muestran uno de los principales atractivos de las señales digitales: su gran inmunidad al ruido. Las señales digitales descriptas tienen la particularidad de tener sólo dos estados y por lo tanto permiten representar, transmitir o almacenar información binaria. Para transmitir más información se requiere mayor cantidad de estados, que pueden lograrse combinando varias señales en paralelo (simultáneas), cada una de las cuales transmite una información binaria. Si hay n señales binarias, el resultado es que pueden represen- tarse 2n estados. El conjunto de n señales constituye una palabra. Otra variante es enviar por una línea única, en forma secuencial, la información. Si se sabe cuándo comienza, y qué longitud tiene una palabra (conjunto ordenado de estados binarios que constituye un estado 2n-ario), se puede conocer su estado. El hecho de que una señal digital pueda tener 2n estados, no nos dice nada res- pecto a qué significa o cómo se interpreta cada estado. Como veremos a continuación, esta interpretación depende, realmente, del código utilizado. 1.3. Códigos binarios Habitualmente los códigos binarios representan números (que a su vez representan valores que va asumiendo una variable física o eléctrica), o bien señales de control, de mando o de estado (informando sobre el estado de una operación o proceso). Nos inte- B09.01 1 Electrónica III Conversores D/A y A/D resa aquí el primer caso, es decir la representación de números. Aún así, hay diversas correspondencias posibles, que examinaremos a continuación. 1.3.1. Código binario natural Se basa en el concepto de numeración posicional con ponderación. Si d , ... ,d n 1 son valores 0 ó 1, entonces d d ...d ↔ d 2n-1 + d 2n-2 + ... + d n n-1 1 n n-1 1 Por ejemplo, 10001101 ↔ 128 + 8 + 4 + 1 = 141. Los valores a se denominan bits k (del inglés binary digit). El bit a se denomina bit más significativo, y se abrevia MSB n (siglas del inglés, most significant bit). El bit a se denomina bit menos significativo, y 1 se abrevia LSB (siglas del inglés, least significant bit). 1.3.2. Código binario complementario Es igual al anterior pero cada bit está invertido. Se utiliza en ciertos casos en que se trabaja con valores lógicos inversos: d d ...d ↔ (1 – d ) 2n-1 + (1 − d ) 2n-2 + ...+ (1 − d ) n n-1 1 n n-1 1 En este ejemplo, 01110010 ↔ 141. 1.3.3. Código decimal binario (BCD) Se usan grupos de 4 bits (nibbles) pero se utilizan hasta el 9 (1001) De esa manera pueden representarse números decimales en forma cómoda con números binarios. Por ejemplo: 0111 0011 0010 ↔ 732 Es un código muy utilizado en los casos en que se debe excitar directamente un display o indicador con dígitos decimales, por ejemplo en un multímetro digital. 1.3.4. Códigos bipolares Se utilizan para representar señales alternas o que pueden tener tanto signo positi- vo como negativo. 1.3.4.1 Código con bit de signo Utiliza el bit más significativo como bit de signo que afecta a los otros bits. Siem- pre tiene un dígito más que los necesarios para representar el valor absoluto del número. Por ejemplo, en un código de 4 bits: 00111 ↔ +7 10111 ↔ −7 2 B09.01 Federico Miyara Año 2004 La desventaja es que no puede manejarse en forma puramente algebraica. Por ejemplo, la suma de dos números negativos debe hacerse con reglas diferentes para el bit más significativo que para el resto. Otra desventaja es que el 0 tiene dos representa- ciones según que se lo interprete como +0 y –0. La ventaja es la simetría de la repre- sentación de números de distinto signo e igual magnitud. Una aplicación habitual son los voltímetros y otros instrumentos digitales, ya que permiten efectuar la decisión sobre la polaridad mediante un comparador, y alimentar directamente el control del segmento del display que representa el signo.. 1.3.4.2 Código binario desplazado (offset binary) Es similar al código binario pero desplazado de modo que el valor 00...0 repre- senta el valor más negativo y 11...1 el más negativo, siendo el 10...0 correspondiente al 0. En general va desde –2n-1 a 2n-1 –1. Por ejemplo, en un código de 4 bits: 1111 ↔ 7 1000 ↔ 0 0000 ↔ -8 1.3.4.3 Código de complemento a 2 En este código los números positivos se representan igual que en el código binario natural y los negativos complementando los bits del número positivo correspondiente y sumando 1 (se ignora el eventual acarreo). Por ejemplo: 6 ↔ 0110 -6 ↔ 1001 + 1 = 1010 Este código es similar al desplazado, complementando el bit más significativo. Una ventaja inherente es su simplicidad dentro de un sistema de cómputo, ya que cada número representa un valor con signo y entonces pueden sumarse fácilmente. Por ejem- plo: 6 + (-5) ↔ 0110 + 1011 = (1)0001 Ignorando el acarreo, el resultado es, correctamente, 1. La razón de esto está en que si se suma un número más su opuesto se obtiene siempre (1)0000 (para el caso de 4 bits). Por ejemplo: 6 + (-6) ↔ 1010 + (0101 + 1) = (1010 + 0101) + 1 = 1111 + 1 = (1)0000 1.3.5. Códigos complementarios Cualquiera de los códigos anteriores es susceptible de ser complementado bit a bit (es decir, reemplazar cada bit por su complemento a 1), tal como se vio en 7.1.3.2 para el caso del código binario natural. Ello es útil cuando se trabaja con lógicas inversas, es decir, en las que el 0 está representado por un valor alto de tensión (5 V) y el 1 por un valor bajo (0 V). B09.01 3 Electrónica III Conversores D/A y A/D 2. Conversión digital / analógica (D/A) Partimos de una señal digital D = d d ... d en paralelo que responde a la codifi- n n-1 1 cación binaria natural y una referencia X (podría ser una tensión o una corriente) y ref pretendemos obtener una señal analógica x que varíe de a saltos iguales a X /2n entre 0 ref y (2n – 1) X /2n = X (1 − 2-n), como se muestra en la figura 1. ref ref x (1 − 2−n) X ref 2−n X ref D 1 2 3 4 5 6 7 Figura 1. Relación entre la entrada digital D y la salida analógica x de un conversor digital-analógico. En este ejemplo n = 3. La estructura genérica de este tipo de conversores es la que se ha indicado en la figura 2. Xref D/A x = (dn2n−1 + ... + d22 + d1) Xref / 2n d d ... d d n n−1 2 1 Figura 2. Estructura de un conversor digital-analógico. X es la refe- ref rencia, d ...d la entrada digital y x la respuesta analógica. n 1 2.1. Método de conmutación de corrientes ponderadas Una primera idea consiste en utilizar una serie de fuentes de corriente ponderadas que concurren a un nudo sumador de corrientes. Cada corriente se conmuta en función del valor del bit correspondiente. Esta idea se implementa con resistencias y llaves ana- lógicas, como se ilustra en la figura 3. La corriente i por la k-ésima rama es k V i = d ref k = 1, ..., n k k 2n−k+1R Entonces  1 1 1  v = −d + d + + d V R,  n 2R n−1 22R (cid:22) 1 2nR ref 4 B09.01 Federico Miyara Año 2004 MSB LSB V ref dn dk d1 2R 2n-k+1R . . . 2nR R i i i n k 1 − v + Figura 3. Circuito equivalente de un conversor digital-analógico de resistencias ponderadas. es decir v = − Vref ∑n d 2k−1 . 2n k k=1 Si d =1 para k = 1, ..., n estamos ante el código máximo, es decir el correspondiente al k fondo de escala:  1  v = −V 1 − . ref 2n  La desventaja principal es que se requiere un rango de valores de resistencia y una precisión muy grandes, difícilmente obtenibles en la práctica. Por ejemplo, para n = 10 el error en la resistencia 2R debe ser < 1/211 ≅ 0,05 % para asegurar que el error total sea menor que ½ salto de 1 LSB. Si en estas condiciones fuera 2R = 100 kΩ, entonces 2nR = 51,2 MΩ. Un valor menor para 2R redundaría en errores inadmisibles debidos a la resistencia R de las llaves analógicas, que ronda los 100 Ω. on 2.2. Redes escalera Las redes escalera permiten reducir el rango de valores de las resistencias. En la figura 4 se muestra un ejemplo, aunque no profundizaremos sobre este tipo de circuitos ya que en la actualidad están superados por las redes R-2R. MSB LSB V ref d d n n 2R 4R 8R 16R 2R 4R 8R 16R 16R R − v + Figura 4. Conversor digital-analógico de red escalera. B09.01 5 Electrónica III Conversores D/A y A/D 2.3. Método de la red escalera R-2R Una red resistiva como la indicada en la figura 5 tiene la particularidad de que cualquiera sea el número de secciones la resistencia vista (excepto al final) es R. Este circuito puede usarse como se muestra en la figura 6 para obtener un conversor digital analógico muy eficiente. R R R . . . 2R 2R 2R 2R 2R R R R R Figura 5. Una red R-2R. La resistencia vista es siempre R. i i/2 R i/4 R i/2n−1 R i/2n 2R V ref i/2 i/4 i/2n−1 i/2n . . . 2R 2R 2R 2R d d d d n n−1 2 1 Σi R k − v + 0 Figura 6. Conversor analógico-digital R-2R en modo de corriente. La masa virtual en la entrada inversora del amplificador operacional ga- rantiza que la propiedad de la red R-2R se cumpla. Que el régimen sea igual al de la red escalera original lo garantiza el hecho de que ya sea que la llave esté en una u otra posición, el terminal de abajo de cada resistencia esta a un potencial 0 (ya sea masa real o virtual). Dado que la corriente suministrada por el potencial de referencia es i = V / R, la forma en que se reparten dichas corrientes ref permite concluir que v = − Vref R∑n dk = − Vref ∑n d 2k−1, 0 R 2n−k+1 2n k k=1 k=1 que es la misma ecuación correspondiente al método de las corrientes ponderadas. 6 B09.01 Federico Miyara Año 2004 El circuito anterior actúa en modo de corriente, uno de los más utilizados. Hay otros modos de operación, como el modo de tensión, ilustrado en la figura 7. LSB MSB V ref d d d 1 2 n . . . 2R 2R 2R − 2R R R R v 0 + Figura 7. Conversor digital-analógico R-2R en modo de tensión. El análisis de la operación de este circuito se realiza por superposición. Supon- dremos primero que sólo d =1, como se muestra en la figura 8. (a). Aplicando la pro- k piedad de la red R-2R hacia la izquierda de la sección k, dicho circuito resulta equiva- lente al de la figura 8. (b). 2R 1 R 2 R k R R . . . 2R 2R 2R 2R 2R V ref 2R 2R (a) n−(n−k) 2R k R k+1 R . . . R n−1 R n V ref 2R 2R 2R 2R resto de la red (b) Figura 8. Análisis de la red R-2R en modo de tensión. (a) Situación cuando actúa sólo la fuente k-ésima. (b) La misma red en la cual se han sustituido las secciones hacia la izquierda de V por una resisten- ref cia de valor 2R. El análisis procede por aplicación sucesiva n − k veces del teorema de Thévenin (figura 2.9). La primera vez la fuente V se reduce a V / 2, la segunda, a V / 4, y, ref ref ref por último, a V / 2n−k. Finalmente, queda un divisor de tensión cuya salida es ref V v = ref . 0,k 2n−k+1 B09.01 7 Electrónica III Conversores D/A y A/D n−(n−k) R k R k+1 R . . . R n−1 R n V /2 ref 2R 2R 2R 2R R k+1 R . . . R n−1 R n V /4 ref 2R 2R 2R R n−1 R n V /2n−k ref + 2R v 2R 0,k − Figura 9. Reducción de la red R-2R en modo de tensión por aplica- ción sucesiva del teorema de Thévenin. Podemos concluir el análisis superponiendo los v . Resulta 0,k v = ∑n d Vref = Vref ∑n d 2k−1. 0 k 2n−k+1 2n k k=1 k=1 Salvo por el signo, obtenemos el mismo resultado correspondiente a los métodos estu- diados anteriormente. Dado un conversor D/A con salida en corriente, como la red R-2R, cuya topología final se complementa con un conversor de I a V implementado con un amplificador ope- racional, se puede obtener una que responda al código binario desplazado (binary off- set) agregando una rama que aporte una corriente adicional como se indica en la figura 10. El resultado es, entonces, bipolar. 2R −V R ref V D/A (I) − ref v + 0 d d ... d d n n−1 2 1 Figura 10. Estructura de un conversor digital-analógico que responde al código binario desplazado. 8 B09.01