COLUMN LEVEL TWO-STEP MULTI-SLOPE ANALOG TO DIGITAL CONVERTER FOR CMOS IMAGE SENSORS A THESIS SUBMITTED TO THE GRADUATE SCHOOL OF NATURAL AND APPLIED SCIENCES OF MIDDLE EAST TECHNICAL UNIVERSITY BY CAN TUNCA IN PARTIAL FULFILLMENT OF THE REQUIREMENTS FOR THE DEGREE OF MASTER OF SCIENCE IN ELECTRICAL AND ELECTRONICS ENGINEERING MARCH 2017 Approval of the thesis: COLUMN LEVEL TWO-STEP MULTI-SLOPE ANALOG TO DIGITAL CONVERTER FOR CMOS IMAGE SENSORS submitted by CAN TUNCA in partial fulfillment of the requirements for the degree of Master of Science in Electrical and Electronics Engineering Department, Middle East Technical University by, Prof. Dr. Gülbin Dural Ünver Dean, Graduate School of Natural and Applied Sciences ___________ Prof. Dr. Tolga Çiloğlu Head of Department, Electrical and Electronics Engineering ___________ Assist. Prof. Dr. Fatih Koçer Supervisor, Electrical and Electronics Engineering Dept., METU ___________ Examining Committee Members: Prof. Dr. Tayfun Akın Electrical and Electronics Engineering Dept., METU ________________ Assist. Prof. Dr. Fatih Koçer Electrical and Electronics Engineering Dept., METU ________________ Prof. Dr. Haluk Külah Electrical and Electronics Engineering Dept., METU ________________ Assist. Prof. Dr. Serdar Kocaman Electrical and Electronics Engineering Dept., METU ________________ Assoc. Prof. Oğuz Ergin Computer Engineering Dept., TOBB-ETÜ ________________ Date: 30.03.2017 I hereby declare that all information in this document has been obtained and presented in accordance with academic rules and ethical conduct. I also declare that, as required by these rules and conduct, I have fully cited and referenced all material and results that are not original to this work. Name, Last Name: Can Tunca Signature: iv ABSTRACT COLUMN LEVEL TWO-STEP MULTI-SLOPE ANALOG TO DIGITAL CONVERTER FOR CMOS IMAGE SENSORS Tunca, Can M.S., Department of Electrical and Electronics Engineering Supervisor: Assist. Prof. Dr. Fatih Koçer March 2017, 118 pages In the past few years, CMOS image sensors has performed an enormous growth in technology and their market is broadened with the integration cameras on the cell phones. The advancement trend continues as the pixel sizes getting smaller and the array formats getting larger. With pixels decreasing in size and growing in numbers, faster row read-out speed requirements have emerged to keep frame rates constant. Column parallel ADC architectures meet these demands as they utilize large numbers of parallel conversion channels. This thesis presents the design of a 12-bit column parallel Two-Step Multi-Slope (TSMS) analog to digital converter for low power CMOS image sensors. TSMS ADC architecture enables larger conversion speeds compared to widely implemented Single Slope architecture on its Two-Step Single-Slope (TSSS) mode. Proposed design can achieve even larger readout speeds in the TSMS mode, where it exploits the relaxed quantization noise requirements for larger shot noise, introduced to the circuitry by v pixels subject to a large photon flux, by reducing the conversion resolution and increasing the conversion speed. The design is realized for pixel pitch of 6.7µm. Power consumption per column ADC is 88 µW and sampling speeds larger than 50kS/s is supported. The prototype IC generates timing and biasing signals on its own. Using SPI interface, bias voltages can be trimmed with the help of DACs and timing signals can be programmed to adapt different operation modes and speeds. Layout of the design is drawn using 180nm process and 3.15 mm × 3.15 mm sized prototype IC is sent to multi-project-wafer MPW run for fabrication. Keywords: CMOS image sensor, Shot Noise, Analog to Digital Converter, Column- Parallel ADC, Two-Step Single-Slope ADC vi ÖZ CMOS GÖRÜNTÜ SENSÖRLERİ İÇİN KOLON SEVİYESİ İKİ ADIMLI VE DEĞİŞKEN RAMPA EĞİMLİ ANALOG/SAYISAL ÇEVİRİCİ Tunca, Can Yüksek Lisans, Elektrik ve Elektronik Mühendisliği Bölümü Tez Yöneticisi: Yrd. Doç. Dr. Fatih Koçer Mart 2017, 118 sayfa Geçtiğimiz yıllarda CMOS görüntü algılayıcı teknolojisi ciddi bir ilerleme katetmiş ve pazar payı kameraların cep telefonlarına entegrasyonu ile beraber oldukça büyüme göstermiştir. İlerleme eğilimi piksel boyutlarının küçülmesi ve piksel dizininin büyümesi yönünde devam etmektedir. Küçülen pikseller ve dizindeki piksel sayısındaki artış, resim hızını sabit tutma amacıyla satır okuma hızında artış ihtiyacını doğurmuştur. Kolon seviyesi için tasarımı gerçekleştirilen ve paralel olarak yüksek sayılarda yerleştirilen Analog/Sayısal Çeviriciler bu ihtiyaçlara cevap verebilmektedir. Bu tezde düşük güç tüketimli CMOS görüntü algılayıcıları için tasarlanmış 12-bit, kolon seviyesi, İki Adımlı-Değişken Rampa Eğimli Analog/Sayısal Çevirici mimarisi sunulmaktadır. İki Adımlı-Değişken Rampa Eğimli Analog/Sayısal Çevirici mimarisi, İki Adımlı-Sabit Eğimli Çevirici modunda CMOS görüntü algılayıcı uygulamalarında genel olarak tercih edilen Sabit Eğimli Analog/Sayısal Çevirici mimarisine kıyasla daha kısa süreli çevrimlere olanak sağlayabilmektedir. Öne sürülen tasarım İki Adımlı- vii Değişken Rampa Eğimli Analog/Sayısal Çevirici modunda ise yüksek miktarda foton akısına mağruz kalan piksellerin yüksek miktarda atım gürültüsü üretmesinden dolayı niceleme gürültüsününün düşük tutulmasına gerek olmadığı için çevrim çözünürlüğünü düşürerek çevrim hızını daha da arttırabilmektedir. Tasarım 6.7 µm piksel adımı için gerçekleştirilmiştir. Her kolon çeviricisin güç tüketimi 88 µW seviyesindedir ve 50kS/s örnekleme hızı sağlanabilmektedir. Örnek tümleşik devre ihtiyacı olan kutuplama ve zamanlama sinyallerini kendi içerisinde üretmektedir. Seri Programlama Arayüzü kullanılarak kutuplama gerilimleri DAClar yardımıyla farklı değerlere ayarlanabilmekte, zamanlama sinyalleri farklı çalışma modlarına ve hızlarına uyum sağlayacak şekilde programlanabilmektedir. Devrenin serimi 180 nm süreci ile çizilmiş ve 3.15 mm × 3.15 mm boyutlarındaki örnek tümleşik devre üretime yollanmıştır Anahtar kelimeler: CMOS Görüntü Algılayıcı, Atım Gürültüsü, Analog/Sayısal Çevirici, Kolon Seviyesi Analog/Sayısal Çevirici, İki Adımlı-Sabit Eğimli Analog/Sayısal Çevirici viii To My Family ix ACKNOWLEDGEMENTS First and foremost, I want to express my sincere gratitude to Assist. Prof. Dr. Fatih Koçer, my supervisor at METU, for his valuable insights and guidance during my thesis. I am indebted to the members of my thesis committee, namely Prof. Dr. Tayfun Akın, Prof. Dr. Haluk Külah, Assist. Prof. Dr. Serdar Kocaman and Assoc. Prof. Dr. Oğuz Ergin for the comments that contributed my thesis. I am also thankful to Dr. Oğuz Altun, my supervisor at ASELSAN, for his continuous support of my master study and research. In addition, I would also acknowledge my colleagues at VLSI Design Team at ASELSAN, Reha Kepenek, Ercihan İncetürkmen, Ferhat Taşdemir, Ömer Lütfi Nüzumlalı, Fatih Akyürek, and Mehmet Akbulut for their valuable support during implementation of the work presented in this thesis. I would also like to thank to my employer ASELSAN for the supporting higher education, allowing to access the IC design software and funding the fabrication of the designed prototype IC. My deepest gratitude is given to my beloved family for their support throughout my life, encouragements, and understanding. This accomplishment would not have been possible without them. Thank you. x