N° d’ordre : 2676 EDSPIC : 743 UNIVERSITÉ BLAISE PASCAL - CLERMONT II ÉCOLE DOCTORALE : SCIENCES POUR L’INGÉNIEUR THÈSE présentée par Cédric BOURRASSET Pour obtenir le grade de : DOCTEUR DE L’UNIVERSITÉ BLAISE PASCAL Spécialité : Électronique et Architecture des Systèmes Titre de la thèse : Le modèle flot de données appliqué à la synthèse haut-niveau pour le traitement d’images sur caméra intelligente à base de FPGA. Application aux systèmes d’apprentissage supervisés 9 2016 Thèse soutenue le février devant le jury composé de : Président M.Jean-Pierre Dérutin Directeur de Thèse M.Jocelyn Sérot Co-Directeur de Thèse M.François Berry Rapporteurs M.Vincent Charvillat M.Julien Dubois Examinateurs M.Paolo Pagano M.Maxime Pelcat Cédric BOURRASSET : Le modèle flot de données appliqué à la synthèse haut-niveau pour le traitementd’imagessurcaméraintelligenteàbasedeFPGA.Applicationauxsystèmesd’apprentissage supervisés, © 20 février 2016 Résumé Lasynthèsedehautniveau(HighLevelSynthesis(HLS))estundomainederecherchequi viseàautomatiserlepassagedeladescriptiond’unalgorithmeàunereprésentationauniveau registre de celui-ci en vue de son implantation sur un circuit numérique. Si le problème reste à ce jour largement ouvert pour des algorithmes quelconques, des solutions ont commencé à voir le jour au sein de domaines spécifiques. C’est notamment le cas dans le domaine du traitement d’images où l’utilisation du modèle flot de données offre un bon compromis entre expressivité et efficacité. C’est ce que nous cherchons à démontrer dans cette thèse, qui traite de l’applicabilité du modèleflotdedonnéesauproblèmedelasynthèsehautniveauàtraversdeuxexemplesd’im- plantationd’applicationsdevisioncomplexessurFPGA.Lesapplications,issuesdudomaine de l’apprentissage supervisé sont un système de classification à bases de machines à vecteurs supports (SVM) et un système de reconnaissance exploitant un réseau de neurones convolu- tionnels (CNN). Dans les deux cas, on étudie les problématiques posées par la reformulation, au sein du modèle flot de données, des structures de données et algorithmes associés ainsi quel’impactdecettereformulationsurl’efficacitédesimplémentationsrésultantes.Lesexpé- rimentations sont menées avec CAPH, un outil de HLS exploitant le modèle flot de données. Motclés:Synthèsedehautniveau,Flotdedonnées,FPGA,Traitementd’images,Systèmes d’apprentissage 4 Abstract High-level synthesis is a field of research that aims to automate the transformation from an high-level algorithmic description to a register level representation for its implementation on a digital circuit. Most of existing tools based on imperative languages try to provide a general solution to any type of existing algorithm. This approach can be inefficient in some applications where the algorithm description relies on a different paradigm from the hard- wareexecutionmodel.Thismajordrawbackcanbefiguredoutbytheuseofspecificlangages, named Domain Specific Language (DSL). Applied to the image processing field, the dataflow modelappearsasagoodcompromisebetweentheexpressivenessofthealgorithmdescription and the final implementation efficiency. This thesis address the use of the dataflow programming model as response to high- level synthesis problematics for image processing algorithms on FPGA. To demonstrate the effectiveness of the proposed method but also to put forth the algorithmic reformulation efforttobemadebythedeveloper,anambitiousclassofapplicationswaschosen:supervised machine learning systems. It will be addressed in particular two algorithms, a classification system based on Support Vector Machine and a convolutional neural network. Experiments willbemadewiththeCAPHlangage,aspecificHLStoolbasedonthedataflowprogramming model. Keywords : High-Level Synthesis, Dataflow, FPGA, Image Processing, Machine Learning, Deep Learning 6 Á mes amours, Muriel et Evan 8 Remerciements Cetravailn’auraitpaspuaboutirsanslaparticipation,lesconseilsetlesrelecturesdemes deux encadrants, Pr Jocelyn Sérot et Dr François Berry, qui m’ont accompagné tout au long de ces travaux. Je tiens également à remercier les personnes avec qui j’ai travaillé, en particulier, Dr Jean- Charles Quinton pour ses idées, sa disponibilité et pour ses emails détaillés. Merci également à Dr Claudio Salvadori pour sa bonne humeur et Pr Paolo Pagano pour ses conseils. Merci aussi à Dr Maxime Pelcat pour les discussions sur les modèles flot de données et pour avoir écrit du code VHDL qui va moins vite que du code CAPH. Merci à Sebastien Caux pour le support technique. Une mention spéciale pour Luca Maggiani, avec qui j’ai partagé de nombreux moments, que ce soit pour écrire des articles, partir en conférence, préparer des démos ou bien simple- ment râler. Merci à Sylvain Bayle pour avoir relu et corrigé ce document. Merci aussi à mes amis et ma famille pour leur support pendant ces trois années. 3 Enfin, comme il faut toujours remercier les gens qui nous paient, merci Labex IMOBS . 10